隨著印刷電路板(PCB)出現(xiàn)新的部分加成法(semi-additive)技術(shù)，可讓其布線設(shè)計(trace)寬度減為一半達(dá)到1.25mils水準(zhǔn)，因此，可讓電路裝配密度達(dá)到最大。據(jù)EETimes網(wǎng)站報導(dǎo)，目前積體電路不斷進(jìn)步已從過去在半導(dǎo)體IC微影制程(Lithography)上，開始轉(zhuǎn)移到PCB制程上。 

 

目前業(yè)界最常用的減成法(subtractive)PCB制程，其布線設(shè)計寬度容忍公差最小可達(dá)到0.5mil以內(nèi)。分析師指出，布線設(shè)計寬度超過3mils以上且訊號邊緣率(signal edge rate)相對較低者，雖然0.5mil的變化值不明顯，但對較薄的布線設(shè)計在阻抗控制上則有明顯影響。 

 

首先，PCB制程基本上會先在一或兩邊覆蓋上含銅的基材材料，也就是所謂基材(core)。每家PCB廠商生產(chǎn)用在基板上的銅基板材料與厚度皆不同，因此，絕緣與機械特質(zhì)也不盡相同。 

 

接著將銅箔與基板材料壓合形成基板后，開始在基板上覆蓋抗腐蝕劑再進(jìn)行曝光，接著再將未曝光的抗腐蝕劑與銅在酸槽蝕刻形成布線設(shè)計。該作法目的是要讓布線設(shè)計能形成一道長方形斷面，但在酸槽過程中，不僅會侵蝕掉垂直面的銅，其實也會溶解掉部分水平面的布線設(shè)計墻面。 

 

在嚴(yán)格控制下的減成法，可讓布線設(shè)計形成幾乎呈25~45度的梯形斷面，但若未妥善控制，便會造成布線設(shè)計上半部遭過度蝕刻，導(dǎo)致出現(xiàn)上窄下厚的結(jié)果。若將經(jīng)過蝕刻后的布線設(shè)計高度與上半部布線設(shè)計被侵蝕的深度相比，會得到所謂蝕刻因數(shù)(etch factor)，該數(shù)值若越大，代表布線設(shè)計斷面越像長方形。 

 

一旦布線設(shè)計能呈長方形，代表其阻抗(Impedance)越能預(yù)測，而且可達(dá)到幾乎垂直角度重復(fù)布置，代表電路裝配密度可達(dá)最高，從訊號完整性角度來看，PCB制造良率也可提高。 

 

同樣可達(dá)到這種結(jié)果的方法，便是部分加成法(semi-additive)。該方法的基板是采用厚度更薄為2或3微米(μm)銅箔壓合，之后進(jìn)行導(dǎo)通孔鉆洞并覆蓋無電解銅。 

 

接著在特定范圍添加抗腐蝕劑以便曝光形成需要的布線設(shè)計。經(jīng)過曝光的區(qū)域堆疊后，讓留下來的銅進(jìn)行蝕刻，因此，這種方法基本上與減成法相反。相較減成法采用化學(xué)原理，部分加成法布線設(shè)計基本上是利用光微影技術(shù)(Photolithography)，因此，后者形成的布線設(shè)計寬度較符合當(dāng)初設(shè)計。 

 

在極嚴(yán)格公差下，其布線設(shè)計寬度可維持1.25mils水準(zhǔn)并具備一定水準(zhǔn)的阻抗控制。經(jīng)實測發(fā)現(xiàn)，整塊PCB板測得的阻抗變化，不會超過0.5ohm，是采減成法的5分之1。 

 

分析指出，具備精準(zhǔn)阻抗控制對于達(dá)到高速數(shù)位系統(tǒng)及微波應(yīng)用要求不可或缺，這也是透過部分加成法可以達(dá)到的。而且其可達(dá)到幾呈垂直的布線設(shè)計特點，更可讓電路裝配密度達(dá)到最大。